{"id":11864,"date":"2023-02-22T08:39:07","date_gmt":"2023-02-22T11:39:07","guid":{"rendered":"https:\/\/www.fie.undef.edu.ar\/ceptm\/?p=11864"},"modified":"2023-02-22T08:39:07","modified_gmt":"2023-02-22T11:39:07","slug":"risc-v-codigo-abierto-para-transformar-radicalmente-la-industria-de-los-chips","status":"publish","type":"post","link":"https:\/\/www.fie.undef.edu.ar\/ceptm\/?p=11864","title":{"rendered":"RISC-V, c\u00f3digo abierto para transformar radicalmente la industria de los chips"},"content":{"rendered":"<p>RISC-V, un conjunto de instrucciones de est\u00e1ndar abierto, est\u00e1 cambiando la econom\u00eda del dise\u00f1o de los chips, y sacudiendo la din\u00e1mica de poder del sector tecnol\u00f3gico. Los defensores de RISC-V aseguran que este conjunto de instrucciones hace que el dise\u00f1o de los chips de ordenador sea m\u00e1s accesible para empresas m\u00e1s peque\u00f1as y nuevos empresarios al liberarlos de los elevados precios de las licencias.<\/p>\n<hr \/>\n<p>Python, Java, C++, R. Desde que se invent\u00f3 el ordenador hace casi 70 a\u00f1os, los humanos han ideado muchos\u00a0<strong>lenguajes de programaci\u00f3n y estos eran\u00a0<\/strong>en gran parte, mezclas de palabras en ingl\u00e9s y s\u00edmbolos matem\u00e1ticos para ordenar a los transistores que cumplieran nuestras ideas.<\/p>\n<p>Sin embargo, los interruptores de silicio en el procesador central de nuestro ordenador port\u00e1til no entienden de forma inherente la palabra\u00a0<em>for<\/em>, o el s\u00edmbolo &#8220;=&#8221;.\u00a0Para que un chip ejecute el c\u00f3digo\u00a0<strong>Python<\/strong>, el\u00a0<em>software<\/em>\u00a0debe traducir estas palabras y s\u00edmbolos en instrucciones que un chip pueda utilizar.<\/p>\n<p>Para ello, los ingenieros designan secuencias binarias espec\u00edficas para que el\u00a0<em>hardware<\/em>\u00a0realice ciertas acciones.\u00a0Por ejemplo, el c\u00f3digo &#8220;<strong>100000<\/strong>&#8221; podr\u00eda ordenar a un chip que agregue dos n\u00fameros, mientras el c\u00f3digo &#8220;100100&#8221; podr\u00eda indicar que copie un dato.\u00a0Estas secuencias binarias forman el vocabulario fundamental del chip, conocido como conjunto de instrucciones del ordenador.<\/p>\n<p>Durante a\u00f1os,\u00a0<a href=\"https:\/\/www.technologyreview.es\/s\/13513\/la-gran-crisis-de-los-chips-amenaza-la-promesa-de-la-ley-de-moore\" target=\"_blank\" rel=\"noopener\">la industria de los chips se<\/a>\u00a0ha basado en varios grupos de instrucciones patentados.\u00a0En la actualidad, dos tipos principales dominan el mercado:\u00a0<strong>x86<\/strong>, utilizado por Intel y AMD, y\u00a0<strong>Arm<\/strong>, creado por la empresa hom\u00f3nima.\u00a0Las compa\u00f1\u00edas deben pedir la licencia para estos conjuntos de instrucciones, que pueden costar millones de d\u00f3lares por un solo dise\u00f1o.\u00a0Debido a que los chips x86 y Arm usan diferentes lenguajes, los desarrolladores de\u00a0<em>software<\/em>\u00a0deben crear una versi\u00f3n de la misma aplicaci\u00f3n que se adapte a cada conjunto de instrucciones.<\/p>\n<p>Aunque \u00faltimamente, muchas empresas de\u00a0<em>hardware<\/em>\u00a0y\u00a0<em>software<\/em>\u00a0de todo el mundo han empezado a converger en torno a RISC-V, un conjunto de instrucciones disponible y abierto al p\u00fablico, lo que supone un cambio que podr\u00eda\u00a0<strong>modificar la industria de los chips de manera radical<\/strong>.\u00a0Los defensores de RISC-V aseguran que este conjunto de instrucciones hace que el dise\u00f1o de los chips de ordenador sea\u00a0<strong>m\u00e1s accesible para empresas m\u00e1s peque\u00f1as y nuevos empresarios<\/strong>\u00a0al liberarlos de los elevados precios de las licencias.<\/p>\n<p>&#8220;Ya existen miles de millones de n\u00facleos basados en RISC-V, de todo tipo, desde auriculares hasta servidores en la nube&#8221;, asegura\u00a0<a href=\"https:\/\/riscv.org\/announcements\/2020\/06\/welcome-mark-himelstein-risc-v-international-cto\/\" target=\"_blank\" rel=\"noopener\">Mark Himelstein<\/a>, CTO de RISC-V International, organizaci\u00f3n sin \u00e1nimo de lucro que respalda la tecnolog\u00eda.<\/p>\n<p>En febrero de 2022,\u00a0<a href=\"https:\/\/www.intc.com\/news-events\/press-releases\/detail\/1525\/intel-launches-1-billion-fund-to-build-a-foundry\" target=\"_blank\" rel=\"noopener\">la propia Intel destin\u00f3 mil millones de d\u00f3lares<\/a>\u00a0para desarrollar el ecosistema RISC-V, junto con otras prioridades.\u00a0Aunque Himelstein predice que pasar\u00e1n a\u00f1os hasta que los\u00a0<strong>chips RISC-V se generalicen<\/strong>\u00a0entre los ordenadores personales, Roma de\u00a0<a href=\"https:\/\/xcalibyte.com\/\" target=\"_blank\" rel=\"noopener\">Xcalibyte<\/a>\u00a0y\u00a0<a href=\"https:\/\/deepcomputing.io\/\" target=\"_blank\" rel=\"noopener\">DeepComputing<\/a>, el primer port\u00e1til con un chip RISC-V, estuvo disponible en junio del 2022 para pedidos anticipados.<\/p>\n<p><strong>\u00bfQu\u00e9 es RISC-V?<\/strong><\/p>\n<p>RISC-V (pronunciado\u00a0<em>risk five<\/em>, riesgo cinco en ingl\u00e9s) es un conjunto de normas de dise\u00f1o, como Bluetooth, para los chips de ordenador.\u00a0Esto se conoce como est\u00e1ndar abierto, lo que significa que\u00a0<strong>cualquiera (Intel, usted o yo mismo) puede participar en el desarrollo de esos est\u00e1ndares.\u00a0<\/strong>Adem\u00e1s, cualquiera puede dise\u00f1ar un chip de ordenador basado en el conjunto de instrucciones de RISC-V y ejecutar cualquier\u00a0<em>software<\/em>\u00a0para el mismo.\u00a0Hay que tener en cuenta que la tecnolog\u00eda basada en un\u00a0<strong>est\u00e1ndar abierto<\/strong>\u00a0difiere de la tecnolog\u00eda de c\u00f3digo abierto. El primero designa las especificaciones de la tecnolog\u00eda, mientras que el segundo se refiere al\u00a0<em>software<\/em>\u00a0cuyo c\u00f3digo fuente est\u00e1 disponible de manera gratuita para su consulta y uso.<\/p>\n<p>Un grupo de cient\u00edficos inform\u00e1ticos de UC Berkeley (EE UU) desarroll\u00f3 la base para RISC-V en 2010 como una herramienta de ense\u00f1anza para el dise\u00f1o de chips, pero las unidades de procesamiento central (CPU) propietarias eran\u00a0<strong>demasiado complejas y opacas para que los estudiantes aprendieran<\/strong>.\u00a0Los creadores de RISC-V hicieron p\u00fablico el conjunto de instrucciones y pronto empezaron a responder a las preguntas al respecto.\u00a0En 2015, un grupo de instituciones acad\u00e9micas y empresas, incluidas Google e IBM, fundaron RISC-V International para estandarizar el conjunto de instrucciones.<\/p>\n<p>La versi\u00f3n m\u00e1s b\u00e1sica de RISC-V consta solo de\u00a0<strong>47 instrucciones<\/strong>, como comandos para sacar un n\u00famero de la memoria y sumar n\u00fameros.\u00a0No obstante, RISC-V tambi\u00e9n ofrece m\u00e1s instrucciones, llamadas extensiones, que permiten agregar funciones como matem\u00e1tica vectorial para ejecutar algoritmos de inteligencia artificial (IA).<\/p>\n<p>Con RISC-V se puede dise\u00f1ar un conjunto de instrucciones de chip que se adapte a las necesidades, lo que &#8220;brinda la libertad de crear un\u00a0<strong><em>hardware<\/em>\u00a0personalizado<\/strong>\u00a0y basado en aplicaciones&#8221;, seg\u00fan\u00a0<a href=\"https:\/\/www.linkedin.com\/in\/eric-mejdrich-2141081b\/\" target=\"_blank\" rel=\"noopener\">Eric Mejdrich<\/a><u>,<\/u>\u00a0experto en \u00a0nanoelectr\u00f3nica en el\u00a0instituto de investigaci\u00f3n\u00a0<a href=\"https:\/\/www.imec-int.com\/en\" target=\"_blank\" rel=\"noopener\">Imec<\/a>\u00a0(B\u00e9lgica).<\/p>\n<p>Anteriormente,\u00a0<strong>las empresas que quer\u00edan una CPU compraban los chips comerciales<\/strong>, ya que dise\u00f1arlos desde cero requer\u00eda demasiado tiempo y dinero.\u00a0En especial, para los dispositivos m\u00e1s simples como alarmas o electrodom\u00e9sticos de cocina, estos chips a menudo ten\u00edan funciones adicionales que pod\u00edan ralentizar el procesamiento del aparato o desperdiciar energ\u00eda.<\/p>\n<p>Himelstein tambi\u00e9n menciona a Bluetrum, la empresa de auriculares con sede en China, como una historia de \u00e9xito de RISC-V.\u00a0Los auriculares no requieren mucha capacidad inform\u00e1tica, y la compa\u00f1\u00eda descubri\u00f3 que pod\u00eda dise\u00f1ar\u00a0<strong>chips simples que usar\u00edan instrucciones RISC-V<\/strong>.\u00a0&#8220;Si no hubieran utilizado RISC-V, habr\u00edan tenido que comprar un chip comercial con mucha m\u00e1s [capacidad] de la que quer\u00edan, o habr\u00edan tenido que dise\u00f1ar su propio chip, o conjunto de instrucciones. No quer\u00edan nada de eso&#8221;, explica Himelstein.<\/p>\n<p>RISC-V ayuda a &#8220;bajar la barrera de entrada&#8221; al dise\u00f1o de los chips, indica Mejdrich.\u00a0Los defensores de RISC-V ofrecen talleres p\u00fablicos sobre\u00a0<strong>c\u00f3mo construir una CPU basada en RISC-V<\/strong>.\u00a0Las personas que dise\u00f1an sus propios chips RISC-V ya pueden enviar esos dise\u00f1os para fabricarse sin coste a trav\u00e9s de\u00a0<a href=\"https:\/\/www.skywatertechnology.com\/google-partners-with-skywater-and-efabless-to-enable-open-source-manufacturing-of-custom-asics\/\" target=\"_blank\" rel=\"noopener\">una asociaci\u00f3n<\/a>\u00a0entre Google, SkyWater -fabricante de semiconductores- y Efabless -plataforma de dise\u00f1o de chips-.<\/p>\n<p><strong>\u00bfQu\u00e9 sigue para RISC-V?<\/strong><\/p>\n<p>Balaji Baktha,\u00a0<a href=\"https:\/\/www.linkedin.com\/in\/balaji-baktha-31416987\/\" target=\"_blank\" rel=\"noopener\">CEO de la\u00a0<em>start-up<\/em>\u00a0<\/a><a href=\"https:\/\/www.ventanamicro.com\/\" target=\"_blank\" rel=\"noopener\">Ventana Micro Systems<\/a>, con sede en el \u00c1rea de la Bah\u00eda\u00a0(EE UU), dise\u00f1a chips basados en RISC-V para los centros de datos y se\u00f1ala que las mejoras de dise\u00f1o realizadas, gracias a la flexibilidad de un est\u00e1ndar abierto, han permitido que estos chips realicen c\u00e1lculos m\u00e1s r\u00e1pido y con menos energ\u00eda.\u00a0En 2021, los centros de datos\u00a0<a href=\"https:\/\/www.iea.org\/reports\/data-centres-and-data-transmission-networks\" target=\"_blank\" rel=\"noopener\">representaron alrededor del 1<\/a>% de la electricidad total consumida mundialmente, y esa cifra ha ido en aumento en los \u00faltimos a\u00f1os, seg\u00fan la Agencia Internacional de Energ\u00eda.\u00a0Los chips RISC-V podr\u00edan ayudar a reducir esa huella, asegura Baktha.<\/p>\n<p>Sin embargo, los chips de Intel y Arm todav\u00eda son populares, y no est\u00e1 claro si los dise\u00f1os RISC-V los reemplazar\u00e1n.\u00a0Las empresas tienen que convertir el\u00a0<em>software<\/em>\u00a0existente para que sea compatible con RISC-V.\u00a0<strong><a href=\"https:\/\/xcalibyte.com.cn\/en\/roma-preorder\/\" target=\"_blank\" rel=\"noopener\">Roma<\/a>\u00a0es compatible con la mayor\u00eda de las versiones de Linux,\u00a0<\/strong>el sistema operativo lanzado en la d\u00e9cada de 1990 que ayud\u00f3 a impulsar la revoluci\u00f3n de c\u00f3digo abierto.\u00a0Los usuarios de RISC-V deber\u00e1n estar atentos a los desarrollos que &#8220;bifurcan el ecosistema&#8221;, advierte Mejdrich. Por ejemplo, si alguien desarrolla una versi\u00f3n de RISC-V que se vuelve popular, pero es incompatible con el\u00a0<em>software<\/em>\u00a0dise\u00f1ado para el chip original.<\/p>\n<p>RISC-V International tambi\u00e9n debe lidiar con\u00a0<a href=\"https:\/\/www.technologyreview.es\/s\/14453\/la-corrupcion-desata-dudas-sobre-el-modelo-chino-de-inversion-en-microchips\" target=\"_blank\" rel=\"noopener\">las tensiones geopol\u00edticas<\/a>\u00a0que no coinciden con la filosof\u00eda abierta de esta organizaci\u00f3n sin \u00e1nimo de lucro.\u00a0Su primera sede estuvo\u00a0<strong>en EE UU, donde sufrieron cr\u00edticas<\/strong>\u00a0de los legisladores, ya que RISC-V podr\u00eda provocar que el pa\u00eds pierda su ventaja en la industria de los semiconductores en favor de las empresas chinas, que ser\u00edan m\u00e1s competitivas.\u00a0Para evitar estas tensiones, la organizaci\u00f3n se mud\u00f3 a Suiza en el a\u00f1o 2020.<\/p>\n<p>De cara al futuro, Himelstein afirma que el movimiento se inspirar\u00e1 en Linux.\u00a0La esperanza es que RISC-V facilite que m\u00e1s personas hagan realidad sus ideas para\u00a0<strong>nuevas tecnolog\u00edas<\/strong>.\u00a0&#8220;Al final, veremos productos m\u00e1s innovadores&#8221;, concluye Himelstein.<\/p>\n<p><strong>Fuente:<\/strong> <a href=\"https:\/\/www.technologyreview.es\/s\/15050\/risc-v-codigo-abierto-para-transformar-radicalmente-la-industria-de-los-chips\" target=\"_blank\" rel=\"noopener\"><em>https:\/\/www.technologyreview.es<\/em><\/a><\/p>\n","protected":false},"excerpt":{"rendered":"<p>RISC-V, un conjunto de instrucciones de est\u00e1ndar abierto, est\u00e1 cambiando la econom\u00eda del dise\u00f1o de los chips, y sacudiendo la din\u00e1mica de poder del sector&hellip; <\/p>\n","protected":false},"author":1,"featured_media":11867,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":[],"categories":[2,37,23],"tags":[],"_links":{"self":[{"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=\/wp\/v2\/posts\/11864"}],"collection":[{"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=11864"}],"version-history":[{"count":1,"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=\/wp\/v2\/posts\/11864\/revisions"}],"predecessor-version":[{"id":11868,"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=\/wp\/v2\/posts\/11864\/revisions\/11868"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=\/wp\/v2\/media\/11867"}],"wp:attachment":[{"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=11864"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=11864"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.fie.undef.edu.ar\/ceptm\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=11864"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}